L’interface JTAG

Le test de circuits intégrés (C.I.) logiques de grande capacité tels que FPGA, CPLD et autres ASIC est une opération de longue durée complexe si l’on fait appel à la technique traditionnelle des sondes de mesure. Cette approche interdit d’ailleurs la mesure de signaux internes n’étant pas transmis vers l’extérieur. Cet état de fait explique qu’un certain nombre de sociétés se soient concertées pour trouver une solution standard à ce problème. Le résultat de leurs cogitations est l’interface JTAG (IEE 1149.1).Dans l’industrie (mais aussi de plus en plus souvent sur les montages proposés par des amateurs) on utilise des circuits intégrés dont la taille (lire capacité) et la complexité ne cessent de croître. Les avantages de ce type de composants sont évidents : l’espace platine requis diminue, la consommation de courant baisse, sachant qu’à cela il faut ajouter la possibilité de réutiliser l’un ou l’autre sous-ensemble d’un projet, etc.