La simulation tient une place importante dans la programmation d’une application sur FPGA. Tant qu’on ne joue qu’avec quelques portes, la réussite est aisée à atteindre. Mais c’est une autre paire de manches quand presque tout le circuit intégré est mobilisé par un projet rédigé en «hardware description language» (HDL). Lorgner l’intérieur de la puce est utopique, reste donc la simulation comme seule solution. Commençons par examiner comment simuler le projet du numéro précédent.