Dans les architectures microélectroniques traditionnelles, un circuit est conçu comme un bloc unique. Aujourd’hui, pour répondre aux besoins de performance de l’intelligence artificielle et des centres de données, l’industrie adopte des architectures chiplet, où plusieurs dies indépendants sont assemblés dans un même package 2,5D ou 3D.

Mais cette évolution apporte un nouveau défi : la défaillance d’un seul die peut compromettre l’ensemble du système.

Avec leur solution combinant UltraFLEXplus et Prexa SDP, Teradyne et Tokyo Electron proposent une réponse basée sur le screening KGD.

Tester les dies avant l’intégration finale

Le concept de Known Good Device consiste à valider électriquement chaque die avant son assemblage dans un package avancé. Cette étape est essentielle dans les architectures multi‑dies, où les coûts d’intégration sont élevés et les pertes en cas de défaut peuvent être considérables.

La plateforme permet d’effectuer ces tests à différents stades du processus, garantissant que seuls les dies conformes sont utilisés.

Combiner test haute performance et contrôle thermique

Les dispositifs destinés à l’IA présentent des densités de puissance élevées, ce qui rend leur test particulièrement exigeant. Le système UltraFLEXplus assure les mesures électriques haute précision, tandis que le prober Prexa SDP gère la manipulation des dispositifs et le contrôle thermique.

Cette gestion fine de la température est essentielle pour reproduire les conditions de fonctionnement réelles et éviter des écarts de mesure liés aux variations thermiques.

Adapter le test aux contraintes du packaging 3D

Dans les architectures 2,5D et 3D, les interconnexions entre dies sont critiques et imposent des contraintes supplémentaires en termes de test. Les dispositifs doivent être validés non seulement individuellement, mais aussi dans une logique d’intégration future.

La solution permet d’anticiper ces contraintes en combinant test électrique, contrôle des interfaces et validation des performances dans des configurations proches de l’usage final.

Réduire les pertes et améliorer le rendement

Le principal bénéfice du screening KGD réside dans l’amélioration du rendement global. En éliminant les dies défectueux avant l’assemblage, il est possible de réduire les pertes liées aux packages à forte valeur ajoutée.

Dans les applications IA, où les coûts des modules sont élevés, cette optimisation devient un levier économique majeur.

S’intégrer dans des flux de production complexes

Les chaînes de fabrication des semi‑conducteurs impliquent plusieurs acteurs, allant des fonderies aux OSAT. La solution adopte une approche ouverte permettant de s’intégrer dans ces flux, tout en offrant une flexibilité pour adapter les configurations de test.

Cette capacité est essentielle pour suivre l’évolution rapide des technologies.

Si vous travaillez dans les semi‑conducteurs ou les systèmes IA, cette innovation montre que la performance des architectures modernes dépend aussi de la capacité à tester chaque composant individuellement avec précision électrique et thermique, afin de sécuriser les assemblages complexes en packaging avancé.

Teradyne | Tokyo Electron (TEL)