Sur l’écran de l’oscilloscope, le signal d’horloge a une drôle d’allure. Le concepteur de la carte le sait : son petit pont diviseur, ajouté à la hâte pour ramener une horloge 3,3 V au niveau 1,2 V exigé par le FPGA, déforme le rapport cyclique. Ce bricolage, de plus en plus de concepteurs y sont contraints à mesure que les puces gravées en FinFET réclament des tensions toujours plus basses. Microchip Technology propose une alternative avec sa famille SY757xx de tampons d’horloge LVCMOS à sortie 1,2 V.

Pourquoi le 1,2 V pose problème

FPGA, SoC, accélérateurs d’IA, processeurs de nouvelle génération : tous adoptent des procédés FinFET avancés et réclament des drivers d’horloge basse tension. Problème, les tampons d’horloge LVCMOS 1,2 V standard restent rares, tout comme les tampons capables de convertir une horloge à tension plus élevée vers ces niveaux réduits.
Les solutions maison, à base de composants discrets et de diviseurs de tension, ont leurs défauts. Elles peuvent dégrader l’intégrité du signal et la précision du rapport cyclique, tout en alourdissant la carte en composants. Le genre de souci que notre concepteur observait justement à l’oscilloscope.

Une seule puce et seulement 26 femtosecondes de gigue

Les SY757xx font tout le travail dans un seul composant. Ils fonctionnent de 0 Hz à 250 MHz et assurent la translation de niveau entre 1,2 V et 3,3 V, avec de larges plages de tension d’alimentation pour s’adapter aux rails existants. Une version à puce unique permet notamment de relier proprement un composant 3,3 V à un FPGA ou un SoC exigeant une horloge 1,2 V.
Et côté qualité du signal ? La gigue additive peut descendre à 26 femtosecondes seulement. Microchip annonce aussi une nomenclature allégée et une optimisation facilitée du couplage AC et de la polarisation par rapport aux montages discrets.

Onze références au catalogue

Trois modèles sont déjà produits en série. Le SY75707TWL-TR accepte une entrée différentielle et offre deux sorties LVCMOS, en boîtier VDFN à 8 broches. Les SY75712TWL-TR et SY75714TWL-TR proposent 2 ou 4 sorties LVCMOS alimentées entre 1,2 et 1,8 V, en boîtier TDFN à 8 broches, pour un prix unitaire de 0,50 à 0,83 dollar par lots de 10 000.
Huit autres références existent en volumes limités. Elles convertissent vers des sorties LVCMOS de 1,2 à 1,8 V à partir d’entrées LVCMOS de 1,2 à 3,3 V ou de 1,2 à 1,8 V, ou d’entrées différentielles de 1,8 à 3,3 V, et certaines jouent le rôle de tampons de distribution avec activation de sortie.

De la vision embarquée à l’IA

Où trouvera-t-on ces petits composants ? Partout où un FPGA ou un SoC doit distribuer et dupliquer proprement son horloge : vision embarquée, traitement vidéo, accélération IA et ML, contrôle industriel, IoT, réseaux et télécoms, traitement du signal et systèmes embarqués.
Maamoun Abou Seido, vice-président de l’unité synchronisation et communications de Microchip, insiste sur cette combinaison de faible gigue et de larges plages de tension et de fréquence, qui doit permettre de simplifier les cartes et de réduire le nombre de composants. La famille vient compléter l’offre de FPGA à mémoire Flash du fabricant.

Vous aussi, vous avez déjà improvisé un diviseur de tension pour adapter une horloge ? Avant votre prochaine carte autour d’un FPGA en 1,2 V, la famille SY757xx mérite un coup d’œil.

Microchip Technology